logo
Contacte-nos

Pessoa de Contato : Sally Mao

Número de telefone : 86-755-27374847

Whatsapp : +8618277967574

Free call

PWB de 12-Layer BGA, PWB de HDI cego através de, enterrado através do PWB da Multi-camada, do PWB da interconexão do alto densidade, através de e da sua função

Quantidade de ordem mínima : 1 Preço : USD 9.99-99.99 Per Piece
Detalhes da embalagem : Vácuo Tempo de entrega : 10 DIAS DE TRABALHO
Termos de pagamento : T/T, Paypal Habilidade da fonte : 45000 partes pelo mês
Lugar de origem: China Marca: Bicheng Technologies Limited
Certificação: UL Número do modelo: BIC-00203-V7.0

Informação detalhada

Epóxi de vidro: RO4350B Tg280℃, er<3.48, Rogers Corp. Altura final do PWB: 1,6 milímetros ±0.1mm
Folha final externo: 1,5 onças Acabamento de superfície: Hasl chumbo livre
Cor da máscara de solda: NÃO Cor da legenda componente: Preto
teste: Remessa prévia de teste elétrico 100% Número de camadas: 2

Descrição de produto

Por que precisamos de usar via em PCB?E a sua capacidade parasitária e indutividade parasitária

Tag#PCBprojeto,De camadas múltiplasPCB, PCB de interligação de alta densidade

 

Furo de PCBs

A via é uma das partes importantes do PCB de várias camadas, e o custo de perfuração geralmente representa 30% a 40% do custo de fabricação do PCB.Do ponto de vista funcionalO buraco.

Os dispositivos de fixação são divididos em duas categorias: um é utilizado como ligação elétrica entre as camadas, o outro é utilizado como fixação ou posicionamento do dispositivo.Estes buracos são geralmente divididos em três tipos, ou seja, buraco cego (blind via), buraco enterrado (buried via) e através de buraco (through via).

 

1.1 Composição deHóleos

O buraco cego está localizado na superfície superior e inferior da placa de circuito impresso e tem uma certa profundidade para a ligação entre a linha de superfície e a linha interna abaixo.A profundidade do buraco geralmente não excede uma certa proporção (abertura)O buraco enterrado é um buraco de ligação localizado na camada interna da placa de circuito impresso, que não se estende à superfície da placa de circuito impresso.

Os dois tipos de furos acima estão localizados na camada interna da placa de circuito.e várias camadas internas podem ser sobrepostos feito durante a formação do buraco através.

 

O terceiro é chamado de buraco através, que passa através de toda a placa de circuito.Porque o buraco através é mais fácil de realizar e o custo é baixo, é usado na maioria das placas de circuito impresso em vez dos outros dois.

 

Do ponto de vista do projeto, um buraco é composto principalmente por duas partes, uma é o buraco do meio (buraco de perfuração), a outra é a área da almofada ao redor do buraco, ver abaixo.O tamanho destas duas partes determina o tamanho do buraco.

 

Claramente, em design de PCB de alta velocidade e alta densidade, os designers sempre querem os buracos menores, melhor, para que possa deixar mais espaço de fiação na placa.

PWB de 12-Layer BGA, PWB de HDI cego através de, enterrado através do PWB da Multi-camada, do PWB da interconexão do alto densidade, através de e da sua função

Além disso, quanto menor o orifício, menor sua própria capacidade parasitária, e mais adequado para circuitos de alta velocidade.e o tamanho do buraco não pode ser reduzido sem restriçãoÉ limitada pela tecnologia de perfuração e galvanização, etc.

 

Quanto menor o buraco, mais tempo leva a perfurar o buraco, e mais fácil é desviar-se da posição central; e quando a profundidade do buraco excede 6 vezes o diâmetro do buraco,Não se pode garantir que a parede do buraco possa ser uniformemente revestida de cobreAgora, por exemplo, a espessura normal de um PCB (profundidade do orifício) é de 1,6 mm, de modo que o diâmetro mínimo do orifício fornecido pelo fabricante do PCB pode chegar apenas a 0,2 mm.

 

 

1.2 ParasitárioCApicidade deVIas

A via em si tem capacidade parasitária para o solo. Onde se sabe que o diâmetro do buraco de isolamento na camada de solo é D2, o diâmetro da plataforma de via é D1,a espessura do PCB é T, a constante dielétrica do substrato é ε, então o vale da capacitância parasitária através do buraco é aproximadamente o seguinte:

 

C=1,41εTD1/(D2-D1).

PWB de 12-Layer BGA, PWB de HDI cego através de, enterrado através do PWB da Multi-camada, do PWB da interconexão do alto densidade, através de e da sua função

 

O principal efeito da capacitância parasitária através do buraco é prolongar o tempo de elevação do sinal e reduzir a velocidade do circuito.se utilizar uma via com 10 milímetros de diâmetro interno e 20 milímetros de diâmetro de almofada, 32 mil distância entre pad e área de cobre moído, então podemos aproximadamente obter a capacitância parasitária da via pela fórmula acima: C = 1,41 x 4,4 x 0,050 x 0,020/ ((0,032-0,020) = 0,517pF.A quantidade variável desta parte da capacitância causada pelo tempo de subida é: T10-90 = 2,2 C (Z0/2) = 2,2 x 0,517 x ((55/2) = 31,28 ps.

 

A partir destes valores, pode-se ver que, embora a utilidade do aumento do atraso causado pela capacidade parasitária de uma única via não seja óbvia,O designer deve ter em conta que, se forem utilizadas vias múltiplas entre as camadas,.

PWB de 12-Layer BGA, PWB de HDI cego através de, enterrado através do PWB da Multi-camada, do PWB da interconexão do alto densidade, através de e da sua função

 

 

 

1.3 ParasitárioEu...A importância daVIas

Além da capacitância parasitária, há indutividade parasitária ao mesmo tempo através de vias.O dano causado pela indutividade parasitaria através do buraco é muitas vezes maior do que a da capacidade parasitariaA sua inductância em série parasitária enfraquece a contribuição da capacidade de bypass e enfraquece a utilidade de filtragem de todo o sistema de alimentação.Podemos usar a seguinte fórmula para simplesmente calcular uma indutividade parasitária aproximada da via:

 

L=5,08h[ln(4h/d) +1].

PWB de 12-Layer BGA, PWB de HDI cego através de, enterrado através do PWB da Multi-camada, do PWB da interconexão do alto densidade, através de e da sua função

 

Onde L se refere à indutividade da via, h o comprimento da via, d o diâmetro da via.Mas o maior efeito sobre a indutividade é o comprimento da viaAinda usando o exemplo acima, pode-se calcular que a indutância da via é: L=5,08 x0,050[ln (4x0,050/0,010) ]=1,015 nH. Quando o tempo de subida do sinal é de 1 ns,a impedância equivalente é: XL=πL/T10-90=3.19Ω. Tal impedância não pode ser ignorada na passagem de corrente de alta frequência.a capacidade de desvio precisa passar por dois vias ao conectar a camada de energia e a camada de solo, de modo que a indutividade parasitária das vias aumentará exponencialmente.

PWB de 12-Layer BGA, PWB de HDI cego através de, enterrado através do PWB da Multi-camada, do PWB da interconexão do alto densidade, através de e da sua função

 

1.4 Conceção de vias em PCB de alta velocidade

A partir da análise acima das características parasitárias das vias, podemos ver que no projeto de PCB de alta velocidade,A via aparentemente simples muitas vezes traz grandes efeitos negativos para o projeto do circuitoA fim de reduzir o efeito adverso do efeito parasitário da via, podemos tentar fazê-lo no projeto da seguinte forma:

 

1) Considerando o custo e a qualidade do sinal, escolha um tamanho razoável para o vas.6-10 camadasprojeto de PCB de módulo de memória,10/20 mil (perfuração / almofada) viaA partir daí, a utilização de máquinas de perfuração a laser pode ser utilizada para a fabricação de placas de alta densidade, mas não para a fabricação de placas de pequeno porte.é possível utilizar furos de dimensões menores em condições técnicasPara a via da fonte de alimentação ou do fio de terra, pode considerar-se um tamanho maior.

para reduzir a impedância.

  • A partir das duas fórmulas acima discutidas, pode concluir-se que a utilização de uma placa de PCB mais fina é benéfica para reduzir os dois parâmetros parasitários da via.
  • As linhas de sinal na placa, tanto quanto possível, não alteram a camada, isto é, tentem não usar vias desnecessárias.
  • O alfinete da fonte de alimentação e o solo devem ser perfurados em bordo perto, quanto mais curto o fio de chumbo entre a via e o alfinete, melhor, porque eles levarão ao aumento da indutividade.Ao mesmo tempo, o fio de chumbo da potência e da terra deve ser o mais espesso possível para reduzir a impedância.
  • Colocar algumas vias de terra perto das vias da área de comutação da camada de sinal, a fim de fornecer o loop mais próximo para o sinal.Mesmo um grande número de vias de aterramento redundantes podem ser colocados na placa de PCBÉ claro que o projeto também precisa ser flexível. O modelo via discutido anteriormente é que cada camada tem almofadas, e às vezes podemos reduzir o tamanho ou até mesmo remover as almofadas de algumas camadas.Especialmente no caso de uma elevada densidade de áreas dePara resolver o problema, para além de mover a posição da via, é necessário que o sistema de separação seja devidamente controlado.Também podemos considerar reduzir o tamanho do pad da camada de cobre.

 

PWB de 12-Layer BGA, PWB de HDI cego através de, enterrado através do PWB da Multi-camada, do PWB da interconexão do alto densidade, através de e da sua função

 

Capacidade de placas de circuitos impressos 2026

Parâmetro Valor
Número de camadas 1 a 32
Material de substrato RO4350B, RO4003C, RO4730G3, RO4360G2, RO4533, RO3003, RO3006, RO3010, RO3035, RO3203, RO3210; RT/Duriod 5880; RT/Duriod 5870, RT/Duriod 6002, RT/Duroid 6010, RT/duroid 6035HTC; TMM4, TMM10, Kappa 438;TLF-35; RF-35TC, RF-60A, RF-60TC, RF-35A2, RF-45, RF-10, TRF-45; TLX-0, TLX-6, TLX-7, TLX-8; TLX-9, TLY-3, TLY-5; PTFE F4B (DK2.2 DK2.65 DK2.85 DK2.2).94DK3.0DK3.2DK3.38DK3.5DK4.0DK4.4DK6.15, DK10.2); AD450, AD600, AD1000, TC350; Nelco N4000, N9350, N9240; FR-4 (High Tg S1000-2M, TU-872 SLK, TU-768, IT-180A, etc.), FR-4 High CTI> 600V; Poliimida, PET; Núcleo Metálico, etc.
Tamanho máximo  Teste de voo: 900*600mm, Teste de fixação 460*380mm, Não teste 1100*600mm
Tolerância do Esboço do Conselho  ±0.0059" (0.15 mm)
Espessura do PCB 0.0157" - 0.3937" (0.40mm--10.00mm)
Tolerância de espessura ((T≥0,8 mm)  ± 8%
Tolerância de espessura ((t<0,8 mm)  ± 10%
Espessura da camada de isolamento 0.00295" - 0.1969" (0.075mm-5.00mm)
Faixa mínima 0.003" (0,075 mm)
Espaço mínimo  0.003" (0,075 mm)
Espessura exterior de cobre  35 μm-420 μm (1 oz-12 oz)
Espessura interna de cobre  17 μm-350 μm (0,5 oz - 10 oz)
Furo de perfuração ((Mecânico) 0.0059" - 0.25" (0.15mm-6.35mm)
Furo terminado ((Mecânico) 0.0039"-0.248" (0.10mm-6.30mm)
DiâmetroTolerância ((Mecânica) 0.00295" (0,075mm)
Registo (Mecânico) 0.00197" (0,05mm)
Proporção de aspecto  12:1
Tipo de máscara de solda  LPI
Min Soldermask Bridge 0.00315" (0,08mm)
Minima tolerância da máscara de solda 0.00197" (0,05mm)
Ligação via Diâmetro 0.0098" - 0.0236" (0.25mm-0.60mm)
Tolerância de controlo da impedância  ± 10%
Revestimento de superfície HASL, HASL LF, ENIG, Imm Tin, Imm Ag, OSP, Golden Finger

 
PWB de 12-Layer BGA, PWB de HDI cego através de, enterrado através do PWB da Multi-camada, do PWB da interconexão do alto densidade, através de e da sua função

Você pode estar nesses
Entre em contato conosco

Incorpore sua mensagem

sales30@bichengpcb.com
+8618277967574
BTL_SallyMao
.cid.455f73688e64dff1
431959212
86-755-27374847